Работа с памятью

примечание

АО «БАЙКАЛ ЭЛЕКТРОНИКС», ИНН: 7707767484
АО «БАЙКАЛ ЭЛЕКТРОНИКС» оставляет за собой право вносить любые изменения в настоящий документ без дополнительного уведомления.

Скачать PDF ⬇️ AppNote_memory_v2.pdf

Введение

В данном документе представлена подробная информация, примеры и разъяснения по работе с различными типами памяти микроконтроллера BE-U1000 (далее – МК).

Документ снабжен примерами кода на языке Си.

подсказка

Примеры кода в настоящем документе разработаны с использованием SDK v2.2.0 и проверены на плате EVU-BA v2.5.

Для ознакомления с общей информацией о МК см. документы «BE-U1000. Краткое описание» и «BE-U1000. Руководство пользователя».

Для ознакомления с характеристиками МК см. документы «BE-U1000. Техническая спецификация» и «BE-U1000. Reference Manual».

Условные обозначения, термины и сокращения

В документе используются условные обозначения, сокращения и термины, указанные в таблицах ниже.

Таблица 2-1 – Сокращения и термины


Обозначение	Расшифровка

МК	Микроконтроллер BE-U1000.
BootROM	Программа начального загрузчика, расположенная в ROM0.
Core 0/1/2	Ядро 0/1/2 микроконтроллера BE-U1000.
CRU	Control Registers Unit – блок МК, отвечающий за общие настройки: тактирование, сброс, выбор режимов работы ядер Core 1 и Core 2, GPIO и т.д.
DMA	Direct Memory Access – прямой доступ к памяти.
eFlash	Встроенная флэш-память МК. Содержит две области – Main и NVR.
eFlash Main	Основная область eFlash, предназначенная для хранения программ или данных пользователя.
eFlash NVR	Сегмент eFlash, предназначенный для хранения конфигурационных параметров МК и BootROM.
PLL	Phase-Locked Loop (блок фазовой автоподстройки частоты, блок ФАПЧ, блок PLL) – устройство, используемое для формирования тактовых сигналов с заданной частотой.
QSPI	Quad SPI – расширение классического SPI, позволяющее передавать данные по четырём линиям данных параллельно вместо одной, что значительно увеличивает пропускную способность последовательного интерфейса.
QSPI Flash	Тип флэш-памяти, которая использует интерфейс QSPI для передачи данных. В настоящем документе данный термин обозначает любую SPI-память, подключенную к МК.
ROM	Read-Only Memory (постоянная память, ПЗУ) — тип памяти, которая хранит неизменяемые данные и инструкции.
SPI	Serial Peripheral Interface (последовательный периферийный интерфейс) – это синхронный последовательный интерфейс для обмена данными между микроконтроллерами и периферией (датчики, дисплеи, SD-карты).
SRAM	Внутренняя оперативная память МК, предназначенная для хранения временных данных.
TCM	Tightly Coupled Memory (тесно связанная память) — память, предназначенная для хранения критически важных с точки зрения производительности данных и кода.
WC	Wait Cycle – количество тактовых сигналов, которое пропускается перед началом операции.
XIP	eXecute-In-Place – способ исполнения кода непосредственно с QSPI Flash, без предварительной загрузки в TCM.

Общая информация

Микроконтроллер BE-U1000 в ходе работы может использовать различные виды памяти. Каждый вид памяти обладает набором характеристик, которые определяют способы эффективного использования конкретного вида памяти.

В данном документе приведены основные характеристики тех видов памяти, которые доступны при работе с МК, затронуты темы настройки, типовых сценариев использования, режимов работы, доступных операций и скоростных характеристик различных видов памяти.

Пользователю доступны следующие типы памяти МК:

TCM Встроенная быстрая оперативная память, предназначенная для хранения данных и кода, время доступа к которым имеет критическое значение для производительности.
SRAM Встроенная оперативная память, предназначенная для хранения временных данных, необходимых для работы ПО.
eFlash Встроенная энергонезависимая память, предназначенная для хранения данных, а также хранения и исполнения кода.
ROM

Неперезаписываемая память, содержимое которой определяется на производстве. Содержит несколько регионов, в которых хранятся служебный код и данные.

QSPI Flash

Общее название для внешней постоянной SPI-памяти. Поддерживается использование Standard SPI, Dual SPI и Quad SPI. Предназначена для хранения больших объемов данных. В МК реализована возможность подключения двух QSPI Flash через порты QSPI0 и QSPI1.

Встроенная память (TCM, SRAM, eFlash, ROM) является частью МК.

Внешняя память ( QSPI Flash) подключается через внешние порты МК.

Схема взаимодействия и доступа к различным типам памяти представлена на рисунке 3-1.

Характеристики перечисленных типов памяти приведены в таблице 3-1.

Рисунок 3-1 – Схема взаимодействия и доступа

Таблица 3-1 – Характеристики памяти

Тип памяти	Объем, КБ	Диапазон адресов	Доступ для ядер	Допустимые операции¹
TCMA	64	0x4001 0000 – 0x4001 FFFF	Core 0 / Core 1	RWX
TCMB	96	0x4002 0000 – 0x4003 7FFF	Core 0 / Core 1	RWX
TCMA C2	2	0x4000 7800 – 0x4000 7FFF² 0x7000 F800 – 0x7000 FFFF³	Core 0 / Core 1 / Core 2	RWX
TCMB C2	8	0x4000 8000 – 0x4000 9FFF² 0x7001 0000 – 0x7001 1FFF³	Core 0 / Core 1 / Core 2	RWX
SRAM	32	0x7000 0000 – 0x7000 7FFF	Core 0 / Core 1	RW
eFlash	256	0xA000 0000 – 0xA003 FFFF	Core 0 / Core 1	RWX
NVR	4	0xA000 0000 – 0xA000 1000	Core 0 / Core 1	RW
ROM0	64	0x4000 0000 – 0x4000 FFFF	Core 0	RX
ROM1	32	0x4000 8000 – 0x4000 FFFF	Core 1	RX
ROM2	16	0x4000 0000 – 0x4000 3FFF	Core 2	RX
ROM MicroPython	192	0xA080 0000 – 0xA082 FFFF	Core 0 / Core 1	RX
QSPI0	до 16384	0x8000 0000 – 0x80FF FFFF	Core 0 / Core 1	RWX⁴
QSPI1	до 16384	0x9000 0000 – 0x90FF FFFF	Core 0 / Core 1	RWX⁴
¹ R – чтение, W – запись, X - исполнение ² При прямом доступе из ядра Core 2 ³ При доступе из ядер Core 0 / 1 ⁴ Операция записи (W) доступна, если память работает в стандартном (не XIP) режиме

TCM

Tightly Coupled Memory (тесно связанная память) – встроенная энергозависимая оперативная память, предназначенная для хранения данных и кода, время доступа к которым имеет критическое значение для производительности. Доступ к ней осуществляется за один такт (при условии отсутствия необходимости арбитража).

Поддерживается исполнение кода.

Таблица 4-1 – Характеристики TCM

Тип памяти	Объем, КБ	Диапазон адресов	Доступ для ядер
TCMA	64	0x4001 0000 – 0x4001 FFFF	Core 0 / Core 1
TCMB	96	0x4002 0000 – 0x4003 7FFF	Core 0 / Core 1
TCMA C2	2	0x4000 7800 – 0x4000 7FFF¹ 0x7000 F800 – 0x7000 FFFF²	Core 0 / Core 1 / Core 2
TCMB C2	8	0x4000 8000 – 0x4000 9FFF¹ 0x7001 0000 – 0x7001 1FFF²	Core 0 / Core 1 / Core 2
¹ При прямом доступе из ядра Core 2 ² При доступе из ядер Core 0 / 1

TCM разделена на два региона:

TCMA
TCMB

В МК предусмотрено две TCM:

TCM ядер Core 0 и 1 (далее TCM Core 0/1). Подключена напрямую к этим ядрам.
TCM ядра Core 2 (далее TCM Core 2). Подключена к ядру Core 2 и к коммутационной шине.

TCM является двухпортовой памятью, что при отсутствии конфликта адресов позволяет одновременно получать к ней доступ из разных ядер.

TCM Core 0/1

Каждое из ядер Core 0 и Core 1 связано с TCMA и TCMB отдельными шинами. Это позволяет ускорить операции, проводимые с разными регионами. Например:

Исполнение программ из TCMA, чтение/запись данных из TCMB
Чтение данных из TCMA, запись в память TCMB

Поддерживается одновременный доступ к TCMA или TCMB с обоих ядер при условии отсутствия конфликта адресов.

Чтение

Пример чтения данных из TCMA по явному адресу:

# define TCMA_BASEADDR (0x40010000U) ①

uint32_t AddressOffset = 0x400; ②

uint32_t a = (uint32_t )(TCMA_BASEADDR + AddressOffset); ③

① Установка базового адреса TCMA

② Установка смещения адреса чтения относительно базового адреса

③ Чтение хранящегося в TCMA значения по смещению 0x400 и сохранение в переменную a

Запись

Пример записи данных в TCMB по явному адресу:

# define TCMB_BASEADDR (0x40020000U) ①

uint32_t AddressOffset = 0x400; ②

uint32_t Data = 451; ③

(uint32_t )(TCMB_BASEADDR + AddressOffset) = Data; ④

① Установка базового адреса TCMB

② Установка смещения адреса записи относительно базового адреса

③ Запись значения 451 в переменную Data

④ Запись значения переменной Data в TCMB со смещением 0x400

Исполнение

Возможны следующие сценарии исполнения кода из TCM:

Образ программы был загружен непосредственно в TCM по DFU, через UART либо через JTAG.
Образ программы находится в QSPI Flash, а МК запущен в режиме загрузки «QSPI». При старте МК Boot ROM перезапишет образ программы из QSPI Flash в TCM и передаст ему управление.
Начальный старт программы осуществляется в режиме загрузки eFlash, после чего программа копирует код в TCM для исполнения.

Возможны гибридные варианты использования TCM. В ней могут храниться данные и код, требующие малого времени доступа. Например, основная часть программы исполняется из eFlash, при этом часть функций вызывается из TCM.

Для исполнения из TCM необходимо:

Подготовить образ программы
Записать его любым подходящим способом в память МК
Загрузить МК в режиме исполнения кода из того типа памяти, в который загружен образ.

Подробнее о подготовке образа, его записи в память и выборе режима загрузки МК см. в документе «BE-U1000. Руководство пользователя».

Адрес в TCM, из которого будет запущено исполнение кода, должен быть выровнен (кратен 4 байтам).

Пример исполнения кода из TCMA:

__attribute__ ((section(".tcma_section")))
int32_t tcma_function(void) {
    return 69;				                          ①
}

int32_t (*function)(void) = tcma_function;
int32_t a = function();                 ②

① Функция tcma_function расположена в секции tcma_section, которая находится в TCMA.

② Переменная a получает значение, которое возвращает функция tcma_function, исполняемая из TCM.

Предполагается, что код программы исполняется из региона памяти, отличного от TCM, и что при компоновке выделена секция tcma_section, которая размещается в TCM.

Доступ к памяти

Фронтальный порт

Как видно на рисунке, ядро Core 0 содержит следующие блоки:

Фронтальный порт – позволяет DMA и USB обращаться к памяти TCMA и TCMB, а также используется для выполнения атомарных операций Core 0 и Core 1.
Арбитр TCM – координирует запросы к TCMA и TCMB от фронтального порта и ядра Core 0.

Для доступа к TCMA и TCMB через фронтальный порт следует использовать смещение 0x10000000 относительно их базовых адресов.

Пример чтения из TCMA через фронтальный порт:

# define TCMA_BASEADDR (0x40010000U) ①
# define FRONTPORT_OFFSET (0x10000000U) ②
uint32_t AddressOffset = 0x400; ③

uint32_t a = (uint32_t )(TCMA_BASEADDR + FRONTPORT_OFFSET + AddressOffset); ④

① Установка базового адреса TCMA

② Установка значения смещения для доступа через фронтальный порт

③ Установка смещения адреса чтения

④ Чтение через фронтальный порт значения, хранящегося в TCMA по смещению 0x400 и сохранение значения в переменную a.

Атомарные модификации

Атомарная модификация — это неделимая операция чтения-модификации-записи, выполняемая без прерываний или вмешательства других потоков.

При обращениях к TCMA или TCMB через фронтальный порт запросы на чтение/запись обрабатываются арбитром TCM. Это позволяет обеспечить атомарность модификации в TCMA или TCMB при одновременном обращении к одному и тому же региону памяти двумя ядрами одновременно.

Для осуществления атомарной модификации используются специальные инструкции RISC-V:

Эксклюзивного чтения (lr – load-reserved)
Записи (sc – store-conditional).

Общий алгоритм атомарной модификации элемента TCMA при исполнении программы на ядре Core 0 и Core 1:

Чтение ячейки памяти TCMA с помощью инструкции эксклюзивного чтения lr, используя фронтальный порт, для обработки обращения арбитром TCM. Арбитр сохранит адрес чтения для последующего контроля атомарности.
Модификация значения переменной, которая хранит считанное на шаге 1 значение.
Запись модифицированного значения при помощи инструкции sc.
Проверка выполнения инструкции эксклюзивной записи.

Успешность выполнения операции зависит от того, производились ли другие операции модификации по данному адресу в промежутке между операциями эксклюзивного чтения и эксклюзивной записи.

Более подробную информацию об ограничениях, накладываемых на цикл атомарной модификации данных в TCM (общая длина цикла, допустимые инструкции и т.д.), можно получить тут

riscv-unprivileged.pdf

Пример атомарной модификации для переменной в памяти TCMB со смещением 0x20:

// TCMB_BASE = 0x40020000U
// FRONTPORT_OFFSET = 0x10000000U
// VAR_TCMB_OFFSET = 0x20U

// Variable_address = TCMB_BASE + FRONTPORT_OFFSET + VAR_TCMB_OFFSET
//                  = 0x40020000 + 0x10000000 + 0x20

__asm__ volatile (" li t0, 0x50020020  \n"   ①
                  "loop:               \n"   ②
                  " lr.w t1, (t0)      \n"   ③
                  " addi t1, t1, 42    \n"   ④
                  " sc.w t2, t1, (t0)  \n"   ⑤
                  " bne t2, zero, loop \n"); ⑥

① Запись адреса переменной в регистр t0

② Начало цикла атомарной модификации

③ Эксклюзивное чтение значения по адресу, который содержится в регистре t0. Считанное значение сохраняется в регистр t1.

④ Модификация значения в регистре t1. В данном случае – прибавление значения 42.

⑤ Операция эксклюзивной записи значения из регистра t1 в переменную, адрес которой содержится в регистре t0. Результат выполнения операции будет записан в регистр t2.

⑥ Проверка результата выполнения операции эксклюзивной записи. В случае, если модификация переменной не была проведена, в регистре t2 будет храниться ненулевое значение и поток исполнения перейдет на метку loop. В случае успешной атомарной модификации поток исполнения продолжится дальше.

TCM Core 2

МК содержит два региона TCM, предназначенные для работы ядра Core 2: TCMA C2 и TCMB C2. TCMA C2 и TCMB C2 может использоваться ядром Core 2 как для хранения исполняемого кода, так и для хранения временных данных.

TCMA C2 и TCMB C2 также соединены с коммутационной шиной, обеспечивающей ядрам Core 0 и Core 1 доступ к ним.

Поддерживается одновременный доступ к TCMA C2 или TCMB C2 с ядер Core 0/1 и Core 2 при условии отсутствия конфликта адресов.

Регионы TCMA C2 и TCMB C2 имеют разную адресацию со стороны ядра Core 2 (внутренняя адресация) и со стороны коммутационной шины (внешняя адресация).

Рисунок 4-1 – Схема взаимодействия и доступа

Пример использования TCM C2:

Код, исполняемый на ядре Core 2 (далее – «код Core 2»), помещается в память, доступную для ядра Core 0 / 1.
Код Core 0 / 1 копирует код Core 2 в TCM C2.
Ядро Core 0 / 1 подготавливает к запуску ядро Core 2. Адрес расположения кода Core 2 должен быть задан исходя из внутренней адресации.
Ядро Core 0 / 1 запускает ядро Core 2, которое исполняет код, находящийся в TCM C2.

Чтение

Пример чтения памяти TCMA C2 при помощи кода Core 0 / 1 (используется внешний адрес):

# define CORE2_TCMA_SYS_BASE (0x7000F800U) ①

uint32_t AddressOffset = 0x400; ②

uint32_t a = (uint32_t )(CORE2_TCMA_SYS_BASE + AddressOffset); ③

① Установка внешнего адреса TCMA C2

② Установка смещения адреса чтения относительно базового адреса

③ Чтение хранящегося в TCMA C2 значения по внешнему адресу со смещением 0x400 и сохранение в переменную a.

Пример чтения памяти TCMB C2 при помощи кода Core 2 (используется внутренний адрес):

# define CORE2_TCMB_BASE (0x40008000U) ①

uint32_t AddressOffset = 0x400; ②

uint32_t a = (uint32_t )(CORE2_TCMB_BASE + AddressOffset); ③

① Установка внутреннего адреса TCMB C2

② Установка смещения адреса чтения относительно базового адреса

③ Чтение хранящегося в TCMB C2 значения по внутреннему адресу со смещением 0x400 и сохранение в переменную a.

Запись

Пример записи данных в TCMA C2 при помощи кода Core 0 / 1 (используется внешний адрес):

# define CORE2_TCMA_SYS_BASE (0x7000F800U) ①

uint32_t AddressOffset = 0x400; ②

uint32_t Data = 451; ③

(uint32_t )(CORE2_TCMA_SYS_BASE + AddressOffset) = Data; ④

① Установка внешнего адреса TCMA C2

② Установка смещения адреса записи относительно базового адреса

③ Запись значения 451 в переменную Data

④ Запись значения переменной Data по внешнему адресу TCMA C2 со смещением

Пример записи данных в TCMB C2 при помощи кода Core 2 (используется внутренний адрес):

# define CORE2_TCMB_BASE (0x40008000U) ①

uint32_t AddressOffset = 0x400; ②

uint32_t Data = 451; ③

(uint32_t )(CORE2_TCMB_BASE + AddressOffset) = Data; ④

① Установка внутреннего адреса TCMВ C2

② Установка смещения адреса записи относительно базового адреса

③ Запись значения 451 в переменную Data

④ Запись значения переменной Data по внешнему адресу TCMA C2 со смещением

Исполнение

Пример запуска кода на ядре Core 2 из TCMA C2:

// ..... ①

/ Core2 code

1. Assembler code ②

40007800: 0001 c.nop // Dummy operation

40007802: BFFD c.j -2 // Jump up to the c.nop operation

2. Binary code (little endian): ③

0100 FDBF

Length: 8 bytes

/

uint8_t core2_code[] = {0x01, 0x00, 0xFD, 0xBF}; ④

// Reset the Core2 itself, Core2 processor complex and TCM Arbitrator

CRU->SYSCR0 &= ~(CRU_SYSCR0_CORE2CXRSTN | CRU_SYSCR0_CORE2FPRSTN |

CRU_SYSCR0_CORE2RSTN); ⑤

// Releases Core2 processor complex reset

CRU->SYSCR0 |= CRU_SYSCR0_CORE2CXRSTN; ⑥

// Releases Core2 TCM Arbitrator (Front Port) reset

CRU->SYSCR0 |= CRU_SYSCR0_CORE2FPRSTN; ⑦

// Copy Core2 binary code to be executed to the Core2's TCMA memory area

for (size_t i = 0U; i < sizeof(core2_code); ++i) { ⑧

(__IO uint8_t )(0x7000F800 + i) = core2_code[i];

}

// Set the Core2 code execution start address (TCMA memory region)

CRU->SYSCR2 = 0x40007800; ⑨

// Release Core2 reset

CRU->SYSCR0 |= CRU_SYSCR0_CORE2RSTN; ⑩

// ..... ⑪

① Код, исполняющийся на ядре Core 0 или Core 1.

② Код, который будет запущен на ядре Core 2 из TCMA C2, в виде ассемблерного кода представляет собой цикл из пустой операции nop и инструкции безусловного перехода на адрес <текущий адрес>-2. Используются инструкции из расширения набора команд C, которое поддерживается ядром Core 2.

③ Бинарное представление кода, который будет запущен на ядре Core 2.

④ Массив значений, подготовленный для копирования в TCMA C2. Содержит код, исполняемый на Core 2.

⑤ Установка сигнала сброса процессорного комплекса, фронтального порта и ядра Core 2.

⑥ Снятие сигнала сброса процессорного комплекса Core 2.

⑦ Снятие сигнала сброса фронтального порта ядра Core 2.

⑧ Ядро Core 0 или Core 1 копирует исполняемый код для Core 2 из подготовленного массива в память TCMA C2. Для доступа к памяти TCMA C2 используется внешняя адресация.

⑨ Установка стартового адреса для ядра Core 2. Используется внутренняя адресация.

⑩ Снятие сигнала сброса ядра Core 2. На этом шаге ядро Core начинает исполнение кода с заданного на предыдущем шаге адреса (в данном случае - c начального адреса региона TCMA C2).

⑪ Продолжение кода ПО, исполняющегося на ядре Core 0 или Core 1.

TCM C2 может быть использована ядрами Core 0 и Core 1 в качестве оперативной памяти.

eFlash

Память eFlash предназначена для хранения и исполнения кода, а также для пользовательских данных, требующих хранения в энергонезависимой памяти (настройки, журналы событий, медиаданные и т.д.)

Ядра Core 0 или Core 1 имеют доступ к eFlash по чтению, записи и исполнению. Ядро Core 2 не имеет доступа к eFlash.

eFlash разделена на два области:

Main – основная область eFlash. Предназначена для пользовательских данных и исполняемого кода.
NVR – служебная область, предназначенная для хранения системных настроек МК и служебной информации. Часть памяти NVR может быть использована для хранения пользовательских настроек. NVR имеет ту же адресацию, что и первые 4 КБ eFlash Main, доступ осуществляется при помощи установки в 1 битового поля NVR регистра SYSCR0.

Таблица 5-1 – Распределение eFlash


Область eFlash	Объем, КБ	Диапазон адресов	SYSCR0.NVR	Доступ для ядер	Допустимые операции

Main	256	0xA000 0000 – 0xA003 FFFF	0	Core 0Core 1	RWX
NVR	4	0xA000 0000 – 0xA000 1000	1	Core 0Core 1	RW

Память eFlash имеет иерархическую структуру:

eFlash Main делится на 256 секторов по 1 КБ. Также для поблочного стирания сектора группируются в блоки по 8 секторов, всего 32 блока (Рисунок 5-1).
eFlash NVR делится на 4 сектора по 1 КБ (Рисунок 5-2). Сектора NVR используются:
- NVR1 – Служебный сектор eFlash для хранения заводских настроек. Пользователь не имеет возможности записи и стирания этого сектора.
- NVR2 – Служебный сектор eFlash для хранения параметров BootROM. Пользователь может ограничить запись и стирание этого сектора.
- NVR3 – Служебный сектор eFlash для хранения параметров BootROM и параметров пользователя
- NVR4 – Служебный сектор eFlash для хранения параметров BootROM и параметров пользователя.

В связи с различными подходами к нумерации секторов NVR (с нуля или с единицы) в различных источниках, при именовании и индексировании секторов NVR могут возникать разночтения, например, сектор NVR2 может иметь индекс 1 при нумерации с нуля.

Количество циклов стирания/записи памяти eFlash: не менее 100 000.

Время хранения информации: не менее 10 лет.

Рисунок 5-1 – структура eFlash Main

Рисунок 5-2 – структура eFlash NVR

Способы доступа

Регистровый доступ – обращение к eFlash с помощью управляющих регистров контроллера eFlash. Позволяет осуществлять такие операции, как:

Конфигурация
Стирание (сектор, блок, вся память)
Запись 32-битного слова
Чтение 32-битного слова

Включение и выключение режима пониженного энергопотребления

Непосредственный доступ: работа напрямую с массивом памяти eFlash через адресное пространство. Основной способ доступа в ходе исполнения ПО. Доступны следующие операции:

Чтение
Запись

Регистры блока CRU для управления eFlash

Некоторые настройки работы eFlash осуществляются с помощью регистров блока CRU.

Таблица 5-2 – Регистры блока CRU для управления eFlash


[Регистр].[Поле]	Описание

SYSCR0.NVR	Область памяти, с которой будут производиться операции:0 – Main1 – NVRИспользуется только для непосредственного доступа.
SYSCR0.FLASHNVRDIS	Запрет на доступ к NVR:0 – разрешен доступ к NVR1 – запрещен доступ к NVR. При этом запросы на операции с NVR будут обрабатываться как запросы на операции с eFlash Main
FLASHNVRCR.NVR1DIS	Запрет записи в сектор NVR2:0 – разрешена запись в сектор NVR21 – запрещена запись в сектор NVR2
SYSCR0.DAMODDIS	Запрет записи в Main при непосредственном доступе:0 – разрешена запись в Main1 – запрещена запись в Main

Регистры контроллера eFlash

Регистры контроллера eFlash задают режим его работы, а также могут быть использованы для чтения и записи

Перед началом проведения операций с eFlash необходимо убедиться в том, что внутренний сигнал сброса eFlash снят.

Подробное описание регистров контроллера eFlash и их полей приведено в документе «BE-U1000. ReferenceManual».

Пример проверки снятия сигнала сброса eFlash:

while ((EFLASH->SR & EFLASH_SR_BUSY) != 0);

Настройка временны́х параметров

Для правильной работы eFlash должны быть настроены временные параметры в соответствии с частотой CCLK, на которой работает контроллер eFlash. Временные параметры настраиваются при помощи регистров EFLASH_TIME0 – EFLASH_TIME6.

Подробное описание битовых полей регистров EFLASHTIME приведено в документе «_BE-U1000. Reference Manual».

Для режимов загрузки («eFlash», «UART», «QSPI», «JTAG Ext», «UART MP», «Multi») источником тактового сигнала CCLK является внешний тактирующий сигнал (25 МГц), а временные параметры определяются значениями регистров по умолчанию, обеспечивающими чтение eFlash на частоте CCLK 25 МГц.

После снятия сигнала NRESET и завершения работы BootROM, для режимов загрузки «USB», «USB CDC», «USB MP», «JTAG INT» источником тактового сигнала CCLK является PLL, настроенный на частоту 100 МГц.

Пример вычисления значения поля DS_T регистра EFLASH_TIME0 при тактовой частоте 100 МГц:

Вычисление периода установленной тактовой частоты:

Вычисление значения, которое необходимо записать в битовое поле DS_T:

где tx– значение временного интервала для параметра. Полный перечень параметров и их значений приведен в разделе «Time Intervals Configuration» документа «BE-U1000. Reference Manual»).

Рекомендуемые значения регистров EFLASH_TIME0 – EFLASH_TIME6 для основных частот CCLK (25, 100, 200 МГц), а также значения после начальной загрузки указаны в таблице 5-3.

Таблица 5-3 – Значения полей регистров EFLASHTIME0 – EFLASHTIME6 в десятичной форме