примечание

АО «БАЙКАЛ ЭЛЕКТРОНИКС», ИНН: 7707767484
АО «БАЙКАЛ ЭЛЕКТРОНИКС» оставляет за собой право вносить любые изменения в настоящий документ без дополнительного уведомления.

Аппаратная интеграция сетевого контроллера Ethernet на примере WIZnet W5500

Скачать PDF ⬇️ AppNote_ethernet_v1.pdf

Введение

1.1 Настоящее руководство по применению содержит типовые схемотехнические решения интеграции контроллера WIZnet W5500 с микроконтроллером Baikal BE-U1000 для реализации сетевого интерфейса Ethernet.

Обзор WIZnet W5500

Основные технические характеристики

2.1.1 СБИС контроллера Ethernet 10/100 WIZnet W5500 предназначена для организации взаимодействия встраиваемой системы с сетью Интернет. СБИС аппаратно реализует стек протоколов TCP/IP, физический (PHY) и канальный (MAC) уровни 10Base-T/100Base-TX Ethernet

Интерфейс подключения к контроллеру

2.2.1 Для подключения к контроллеру СБИС WIZnet W5500 оснащена интерфейсом SPI, работающим в режиме ведомого («slave»).

2.2.2 Для передачи данных с переменной длиной кадра предусмотрен режим «Variable Length Data». В этом режиме продолжительность фазы передачи данных регулируется сигнальной линией SCSn контроллера: сигнал «SCSn Control Start» (переход от высокого к низкому уровню) информирует W5500 о начале кадра SPI (фаза адреса), а сигнал «SCSn Control End» (переход от низкого уровня к высокому) – об окончании кадра SPI (окончание фазы передачи кадра произвольной длины).

2.2.3 Интерфейс SPI СБИС WIZnet W5500 может работать в одном из двух наиболее востребованных режимов: 0 и 3. В обоих режимах захват данных происходит на переднем, а изменение на заднем фронте SCLK, но в режиме 0 интерфейс неактивен при SCLK=0, а в режиме 3 при SCLK=1.

2.2.4 Направление передачи данных по линиям MOSI и MISO всегда от наиболее значимого бита (MSB) к наименее значимому (LSB).

Интерфейс PHY

2.3.1 Интерфейс PHY СБИС WIZnet W5500 имеет шесть режимов работы. Режим работы определяется состоянием входов PMODE0, PMODE1 и PMODE2.

2.3.2 Соответствие состояний входов PMOD режиму интерфейса PHY приведено в таблице 2.1.

Таблица 2.1 - Режимы работы интерфейса PHY

Логический уровень на входе PMODE			Режим работы
2	1	0
0	0	0	10BASE-T полудуплексный, без автосогласования
0	0	1	10BASE-T полнодуплексный, без автосогласования
0	1	0	100BASE-TX полудуплексный, без автосогласования
0	1	1	100BASE-TX полнодуплексный, без автосогласования
1	0	0	100BASE-TX полудуплексный, автосогласование
1	1	1	Любой согласованный стандарт, автосогласование

Прерывания

2.4.1 Выход INTn используется для сигнализации о событиях сетевого интерфейса.

2.4.2 Низкий уровень на выходе INTn соответствует активному сигналу о событии.

2.4.3 Выход используется для сигнализации о следующих событиях интерфейса:

• CONFLICT – конфликт IP-адресов;
• UNREACH – узел назначения недоступен;
• PPPoE – когда соединение PPPoE разрывается в режиме PPPoE;
• MP – при получении Magic Packet в режиме Wake On LAN.

подсказка

Подробнее о событиях сетевого интерфейса читайте в технической спецификации на СБИС WIZnet W5500.

Аппаратная интеграция

3.1.1 Цепи управления и сигнализации

3.1.2 Схема цепей управления и сигнализации показана на рисунке 3.1.

3.1.3 Управление работой СБИС контроллера сетевого интерфейса WIZnet W5500 D2 осуществляется с помощью последовательного интерфейса SPI и входов управления режимами работы интерфейса PHY.

3.1.4 Встроенные в D2 подтягивающие резисторы задают по умолчанию работу интерфейса PHY D2 в режиме «любой согласованный стандарт, автосогласование». Другие режимы могут задаваться выходами PC[13], PC[14], PC[15] интерфейса GPIO микроконтроллера D1 согласно таблице 2.1.

3.1.5 Прочие настройки D2 выполняются посредством записи данных в регистры и память по интерфейсу SPI, в этом случае реализованном через интерфейс SPI0 микроконтроллера D1.

3.1.6 Для сигнализации о событиях сетевого контроллера D2 используются сигналы INTn, ACTLED, DUPLED, LINKLED и SPDLED.

Рисунок 3.1— Схема принципиальная группы управления и сигнализации

3.1.6 Сигнал INTn используется для вызова прерывания микроконтроллера D1. Инверсный выход сигнала INTn D1 в неактивном состоянии находится в логическом состоянии 1, поэтому

линия INTn подтянута к питанию резистором R12, как показано на рисунке 3.1. При такой схеме включения микроконтроллер будет вызывать обработчик события прерывания, который должен будет обрабатывать события, перечисленные в подразделе 2.4.

3.1.7 Для управления светодиодами VD1 и VD2 используются выходы D2 DUPLED и SPDLED соответственно. Для управления светодиодами ACTIVITY и LINK, встроенными в устройство сетевой розетки Ethernet, используются выходы ACTLED и LINKLED D2.

3.1.8 Сброс сетевого контроллера D2 осуществляется переводом выхода микроконтроллера D1 PC[11] в логическое состояние 0, который необходимо подать на вход RSTn D2.

Узел физического подключения

3.2.1 Схема узла физического подключения к сети Ethernet показана на рисунке 3.2.

3.2.2 Для защиты интерфейса D2 от электростатического разряда и наносекундных импульсов повышенного напряжения необходимо использовать диодную сборку, содержащую супрессоры – VD5 на рисунке 3.2.

3.2.3 Поскольку выход передатчика контроллера сетевого интерфейса D2 представляет собой токовый драйвер, для его работы необходима нагрузка. Резисторы R1 и R2 номиналом 51 Ом на линиях TD+/-, показанные на рисунке 3.2, образуют такую нагрузку с суммарным импедансом около 100 Ом, что соответствует импедансу первичной обмотки трансформатора.

Рисунок 3.2— Схема принципиальная узла физического подключения к сети Ethernet.

3.2.4 Конденсаторы C1 и C4 на линиях RD+/- обеспечивают дополнительную развязку по постоянному току от трансформатора, а цепь R7 (R8) + C3 создает правильную оконечную нагрузку непосредственно на входе канала приёма D2.

3.2.5 Для гашения паразитных колебаний отраженного сигнала, а также для подавления высокочастотных гармоник в разрыв линии необходимо включить демпфирующие резисторы – R4, R5, R6, R10 на рисунке 3.2. Совместно с паразитными ёмкостями печатной платы они образуют фильтры низких частот, что улучшает показателия ЭМС. Номиналы резисторов подбираются по результатам измерения излучения разработанной платы.

3.2.6 Для работы токового драйвера передатчика D2 необходимо на средний вывод трансформатора подключить источник тока. На рисунке 3.2 питание подается через резистор R3.

3.2.7 Для отвода на землю высокочастотных синфазных помех, выделяющихся на центральны выводах трансформаторов, применяют шунтирующие конденсаторы – C2 и C5 на рисунке 3.2.

3.2.8 Гальваническая развязка интерфейса связи D2 от линий в схеме узла физического подключения реализуется с помощью импульсных трансформаторов. В соответствии с технической спецификацией на ИС WizNet W5500 импульсный трансформатор нужно выбирать с коэффициентом трансформации 1:1 и индуктивностью 350 мкГн. Такие трансформаторы можно найти как в дискретных корпусах, так и в составе устройства сетевой розетки, аналогичного показанному на рисунке 3.2 устройству А1 HanRun HR911105A.

3.2.9 Помимо двух импульсных трансформаторов A1 также содержит два синфазных дросселя и звено терминации, состоящее из четырех резисторов по 75 Ом и конденсатора 1000 пФ между их средней точкой и землей. Синфазные дроссели подавляют синфазные помехи в линиях, а звено терминации согласует импедансы, отводит синфазные токи и электростатические разряды на землю.

3.2.10 Экран сетевой розетки рекомендуется подключить с аналоговой земле через параллельно включенные резистор R28 и конденсатор C42. Резистор служит путем для стекания статического заряда, а конденсатор – шунтом для высокочастотного синфазного шума.

Тактирование сетевого контроллера

4.1 Тактовое питание сетевого контроллера D2 реализуется как показано на схеме на рисунке 4.1.

Рисунок 4.1— Схема тактового питания сетевого контроллера

4.2 Сетевой контроллер WizNet W5500 тактируется внешним кварцевым резонатором G1 с основным резонансом на частоте 25 МГц. Этот тактовый сигнал используется для тактирования внутреннего PHY-модуля и генерации тактовых сигналов интерфейса SPI. Отклонение частоты более чем на ±20 ppm может привести к накоплению фазового сдвига между передатчиком и приёмником, к ошибкам восстановления тактовой частоты (clock recovery), что приводит к увеличению коэффициента битовых ошибок (BER) и разрыву соединения на физическом уровне, а также к нарушению временных параметров сигналов интерфейса SPI. Для безошибочной работы интерфейса критически важно правильно рассчитать нагрузочные ёмкости кварцевого резонатора – C5 и C6 на рисунке 4.1.

4.3 Номинальная нагрузочная ёмкость кварцевого резонатора CL определяется формулой:

$C_L = \frac{C_5 \cdot C_6}{C_5 + C_6} + C_{\text{монт.}}$

где $C_\text{монт.}$ – паразитная ёмкость монтажа, включающая ёмкость печатных проводников и входную ёмкость выводов D2. Принимается равной 3…5 пФ в зависимости от топологии печатной платы.

При условии C5 = C6 = $C_\text{нагр. рез.}$ формула принимает вид:

$C_{\text{нагр.рез.}} = 2 \cdot (C_L - C_{\text{монт.}})$

4.4 Пример расчета:

• кварцевый резонатор Abracon Corp. ASEMB-25.000MHZ-XY: 25 МГц, $C_L$ = 15 пФ, ±10 ppm при 25 °C;

• оценочная паразитная ёмкость монтажа: $C_\text{монт.}$ = 5 пФ;

• расчётное значение внешних конденсаторов: $C_\text{нагр. рез.}$ = 2 · (15 - 5) = 20 пФ.

4.5 Требованиия к нагрузочным конденсаторам $C_\text{нагр. рез.}$:

• диэлектрик типа C0G (NP0) по классификации EIA;
• отклонение номинала: не хуже ±2% (предпочтительно ±1%).

Питание

5.1 Для питания микроконтроллера D1 и сетевого контроллера D2 достаточно одного источника 3,3 В. Встроенные в D1 преобразователи напряжений генерируют необходимые для работы периферии D1 напряжения:

• 1,2 В на выходе V1P2_LDO;
• 1,7 В на выходе V1P7_LDO.

Напряжение 1 В получают с выхода резистивного делителя R26, R27, показанного на рисунке 5.1.

5.2 Конденсаторы C36 и C39, подключаемые к выходам и встроенных преобразователей напряжения, должны иметь ЭПС не более 0,1 Ом.

5.3 Максимальные динамические токи потребления:

• микроконтроллером D1 – 525 мА;
• сетевым контроллером D2 – 132 мА.

Суммарный ток потребления в активном режиме при максимальной нагрузке составит 657 мА.

5.4 Для питания такой схемы можно применить импульсный понижающий преобразователь из входных напряжений в диапазоне от 4,75 до 40 В в выходное напряжение 3,3 В с максимальным током нагрузки 2 А – LM2575S-3.3. На схеме питания на рисунке 5.1 преобразователь показан под обозначением A3.

5.5 Показанные на рисунке 5.1 блокировочные ёмкости и дроссели предназначены для защиты линии питания от помех, генерируемых интегральными схемами в процессе работы и помещаются в непосредственной близости от корпусов ИС, к выводам которых они присоединены.

Рисунок 5.1— Схема питания

Требования к компоновке и трассировке

Выбор интерфейса SPI миконтроллера BE-U1000

6.1.1 Интерфейс SPI микроконтроллера D1 выбирают таким образом, чтобы максимально упростить трассировку печатных проводников на плате при минимальной длине линий интерфейса. При выборе учитывается взаимное расположение корпусов D1 и D2 на печатной плате.

Тактовый генератор

6.2.1 Компоненты группы тактового генератора, показанные на рисунке 4.1, располагаются максимально близко к корпусу ИС сетевого контроллера D2.

6.2.2 Поскольку тактовые импульсы D2 представляют собой высокочастотные сигналы, крайне не рекомендуется использовать переходные отверстия на дорожках, соединяющих компоненты генератора, между слоями печатной платы.

6.2.3 Не рекомендуется использовать генератор тактовых импульсов, питающий D2, для питания других интегральных схем на плате – меньший ток и интерференция сигналов существенно влияют на точность генератора.

6.2.4 Пример компоновки и трассировки генератора тактовых сигналов показан на рисунке 6.1.

Рисунок 6.1— Пример компоновки и трассировки генератора тактовых импульсов

Цепи питания

6.3.1 При проектировании цепей питания нужно тщательно прорабатывать медные дорожки (полигоны) и переходные отверстия. Максимальный ток, который они могут пропустить без перегрева, зависит от их ширины, толщины и допустимого нагрева.

6.3.2 Для стандартной печатной платы с медью 1 oz (35 мкм) и допустимым нагревом 10-20°C, для тока 0,5А ширина дорожки 3V3 и земли должна быть не менее 0,5 мм (20 mil), а лучше 1 мм (40 mil).

6.3.3 Вместо толстых дорожек лучше «заливать» зоны питания сплошными полигонами. Это дает максимальную ширину и снижает паразитную индуктивность.

6.3.4 Каждое переходное отверстие обладает паразитной индуктивностью (обычно 0,5– 1,5 нГн) и активным сопротивлением (порядка 10–30 мОм для отверстия диаметром сверления 0,3 мм). Для высокочастотных сигналов и цепей питания эти паразитные параметры могут существенно ухудшить целостность сигналов и качество фильтрации помех. Для соединения полигонов питания или земли между слоями необходимо использовать массив из 3–5 переходных отверстий, расположенных вплотную друг к другу, как показано на рисунке 6.2. Параллельное соединение отверстий снижает общую паразитную индуктивность и активное сопротивление перехода.

Рисунок 6.2— Пример трассировки цепей питания

Цепи земли

6.4.1 На слое платы непосредственно под корпусом интегральной схемы сетевого контроллера D2 (на внутреннем слое или на противоположной стороне) должно быть сплошное медное заполнение (полигон), подключенное к земле (GND), как показано на рисунке 6.3.

6.4.2 Рекоммендуется при трассировке на любых слоях платы не пересекать контур ИС D2 печатными проводниками цифровых линий данных.

6.4.3 Для снижения омического сопротивления цепей земли рекоммендуется размещать на полигонах и печатных проводниках как можно больше переходных отверстий.

Рисунок 6.3— Пример полигона цепи земли под ИС сетевого контроллера

6.4.4 Для снижения цифрового шума при трассировке 2-слойной печатной платы необходимо разделить цифровую и аналоговую цепи земли: полигон GND на плате делится на две зоны: под цифровой частью и под аналоговой (PHY) частью.

6.4.5 На приведенных выше схемах цифровая земля имеет стандартное условное графическое обозначение общего провода (земли), а аналоговая – с добавлением символа «А» под обозначением.

6.4.6 Сигнальные дорожки не должны пересекать границу между зонами (за исключением специально отведённых мест). Цепи RD+/RD-, TD+/TD-, линии средних точек импульсных трансформаторов каналов приёма и передачи Ethernet и все аналоговые конденсаторы размещаются строго над полигонами аналоговой земли, а линии SPI (SCLK, MOSI, MISO, CS) – над полигонами цифровой.

6.4.7 Цифровая и аналоговая земли должны соединяться только в одной точке: под корпусом ИС D2 либо у входного разъема питания. Это предотвращает протекание цифровых возвратных токов через аналоговую зону.

6.4.8 При трассировке 4-слойных печатных плат и плат с большим количеством слоев можно использовать сплошной внутренний слой земли и размещать компоненты так, чтобы возвратные токи цифровых сигналов естественно текли под своими дорожками и не заходили в аналоговую зону.

Дифференциальные линии сигналов Ethernet и сетевая розетка

6.5.1 Сетевую розетку Ethernet следует разместить как можно ближе к корпусу сетевого контроллера D2.

6.5.2 Внутри дифференциальных линий RD и TD необходимо соблюдать одинаковую длину проводников ±1мм.

6.5.3 Дифференциальные линии RD и TD должны быть выровнены по длине относительно друг друга ±10мм

6.5.4 Примеры правильной и неправильной трассировок линий RD и TD показаны на рисунке

Рисунок 6.4— Примеры правильной и неправильной трассировок линий RD и TD

6.5.5 При формировании печатных проводников линий RD и TD необходимо учитывать волновое сопротивление линии Ethernet – 100 Ом. Волновое сопротивление печатных проводников в основном зависит от геометрии дорожек и электрических свойств диэлектрика платы.

6.5.6 Точно рассчитать параметры печатных проводников под волновое сопротивление 100 Ом можно воспользовавшись встроенным в САПР калькулятором, онлайн-калькулятором или попросив сделать это изготовителя платы.

Рисунок 6.5— Геометрические параметры линий RD и TD

Таблица 6.1 - Числовые значения геометрических параметров печатных линий Ethernet

Параметр	Мин.	Тип.	Макс.	Описание параметра
D	-	0,15 мм	-	Ширина печатного проводника TD+/- и RD+/-
L	-	0,15 мм	-	Интервал между проводниками дифференциальной пары +/-
W	0,51 мм	-	-	Интервал между парами TD+/- и RD+/-
K	0,51 мм	-	-	Интервал между парой TD+/- или RD+/- и другим сигналом или линией питания

Начало работы

7.1 Данный раздел описывает последовательность действий при первом включении разработанной платы и методику поэтапной проверки корректности аппаратной интеграции сетевого контроллера WIZnet W5500 (D2) с микроконтроллером BE-U1000 (D1). Рекомендуется выполнять проверки в указанном порядке, не переходя к следующему этапу до получения положительного результата на предыдущем.

Подготовка к первому включению

7.1.1 Перед подачей питания необходимо выполнить визуальный осмотр печатной платы под увеличением на предмет:

• отсутствия перемычек между соседними выводами микросхем и паяных перемычек между дорожками;
• корректной ориентации полярных компонентов (конденсаторов, диодов, разъёмов);
• наличия всех компонентов согласно спецификации (особенно резисторов подтяжки PMODE, кварцевого резонатора G1, трансформатора A1);
• качества пайки выводов корпуса LQFP-48 микросхемы D2.

7.1.2 Перед подачей основного питания необходимо измерить сопротивление между цепью 3V3 и GND, а также между 3V3A и AGND мультиметром в режиме прозвонки. Значение сопротивления должно быть не менее нескольких десятков Ом (определяется блокировочными конденсаторами и внутренними цепями ИС). Наличие короткого замыкания свидетельствует об ошибке монтажа.

Порядок подачи питания и сброса

7.2.1 Питание рекомендуется подавать от лабораторного источника с ограничением тока не более 1 А и отображением фактического потребления. Это позволит вовремя обнаружить аномалии на ранних этапах.

7.2.2 Типовая последовательность включения:

1. Подача напряжения 3,3 В на цепь питания.

2. Ожидание стабилизации напряжения (не менее 10 мс) — контроль осциллографом на выводах VDD микросхемы D2.

3. Подача сигнала сброса: перевод выхода PC[11] микроконтроллера D1 в логический «0» минимум на 10 мс (рекомендуется 20 мс с запасом).

4. Возврат выхода PC[11] в логическую «1».

5. Ожидание не менее 50 мс для завершения внутренней инициализации W5500 после снятия сброса. ..

7.2.3 Сигнал RESET сетевого должен подаваться только после стабилизации напряжения

питания. Подача RESET до достижения напряжением рабочего уровня может привести к некорректной инициализации внутренних регистров.

Проверка тактирования

7.3.1 После подачи питания и снятия сброса необходимо осциллографом проверить наличие тактового сигнала на выводе XO микросхемы D2. Должен наблюдаться стабильный меандр частотой 25 МГц с амплитудой, близкой к уровню питания (около 3,3 В).

7.3.2 Отсутствие или нестабильность тактового сигнала свидетельствует о:

• неисправности кварцевого резонатора G1;
• некорректно рассчитанных нагрузочных ёмкостях C5, C6;
• ошибке трассировки цепей кварцевого генератора.

Диагностика интерфейса SPI

7.4.1 Первым шагом программной инициализации должна быть попытка чтения регистра VERSIONR (адрес 0x0039, блок Common Register). Данный регистр содержит фиксированное значение 0x04 — аппаратный идентификатор версии W5500.

7.4.2 Алгоритм проверки:

1. Настроить SPI0 микроконтроллера D1 в режим 0 или 3, частота SCLK не более 1–2 МГц на этапе отладки.

2. Выполнить чтение регистра VERSIONR.

3. При получении значения 0x04 — интерфейс SPI работает корректно, можно переходить к программной инициализации.

4. При получении 0x00 или 0xFF — проверить целостность линий MOSI/MISO/SCLK/SCSn, наличие питания на D2 и тактирования.

5. При получении иных значений — проверить порядок байт (MSB first) и корректность фаз SPI.

7.4.3 После успешного чтения VERSIONR рекомендуется последовательно проверить чтение и запись нескольких регистров (например, MODE, SHAR — MAC-адрес), чтобы убедиться в двусторонней работоспособности SPI.

Проверка физического уровня (PHY)

7.5.1 После программной инициализации W5500 необходимо проверить работу физического уровня:

• подключить патч-корд к разъёму Ethernet;
• убедиться, что на противоположном конце линии активен порт (коммутатор, ПК или другое устройство);
• проконтролировать зажигание светодиода LINK на разъёме (сигнал LINKLED микросхе-мы D2).

Таблица 7.1 - Диагностика типовых проблем

Симптом	Возможная причина	Метод диагностики
Аномально высокий ток потребления (>200 мА в покое)	КЗ в цепях питания, ошибка монтажа	Тепловизор / покомпонентная прозвонка
Нет тактирования 25 МГц на XO	Неисправен кварц, неверные C5/C6	Осциллограф на XI/XO
SPI возвращает 0x00 или 0xFF	Обрыв линий, нет питания/тактирования на D2, не подан RESET	Проверка уровней на SCLK/MOSI/MISO/SCSn
SPI возвращает неверные данные	Неверный режим SPI (0/3), частота выше допустимой	Снижение SCLK до 1 МГц, проверка CPOL/CPHA
LINK не загорается	Ошибка обвязки трансформатора, неверные PMODE	Проверка целостности обмоток, уровней PMODE
Link есть, но пакеты не проходят	Ошибка трассировки дифференциальных пар, рассогласование импеданса	Осциллограф на линиях TD/RD, проверка 100 Ом

7.5.2 Если светодиод LINK не загорается в течение 3–5 секунд после подключения кабеля, необходимо проверить:

• целостность обмоток импульсного трансформатора A1;
• корректность разводки дифференциальных пар TD±/RD± и их соответствие распиновке разъёма;
• состояние регистров PHY через SPI (PHYCFGR, статус автосогласования);
• уровни PMODE0–PMODE2 при сбросе (должны соответствовать выбранному режиму из таблицы 2.1).

7.5.3 При наличии связи (LINK горит) рекомендуется после успешной программной конфигурации регистров W5500 (MAC-адрес, IP-адрес, маска подсети, шлюз) и открытия хотя бы одного сокета выполнить тестовый обмен пакетами (например, ICMP echo request — «ping») для окончательного подтверждения работоспособности всего тракта.

Типичные проблемы при запуске

В таблице 7.1 приведены наиболее распространённые проблемы, возникающие при первом включении, и способы их диагностики.

История изменений

Версия	Дата	Описание
1.0	30.06.26	Начальная версия
1.1	29.07.26	1. Исправлено название документа в колонтитуле. 2. Рисунок 3.1: удален резистор R53, удалены указания цветов VD1 и VD2, исправлены указания о присоединении линий справа. 3. Изменено название раздела 5. 4. Скорректированы требования к нагрузочным конденсаторам в п. 4.5. 5. В п. 5.1 исправлены сведения о встроенных преобразователях напряжения; добавлен пункт (5.2) с требованиями к конденсаторам на выходах преобразователей. Уточнены названия и расчет токов в п. 5.3.